0
10月14日，SK海力士开发负责人（社长）安贤在首尔COEX举行的“2026年韩国半导体展（SEDEX 2026）”上发表主旨演讲/本报记者摄

SK海力士开发负责人、社长安贤强调，为应对人工智能（AI）推理市场的快速增长，必须解决整个存储层级之间的数据传输瓶颈。该公司计划在提升高带宽存储器（HBM）性能的同时，研发3D堆叠DRAM和高带宽闪存（HBF）等新型存储技术，以同步提高AI系统的性能与能源效率。

安贤14日在首尔江南区COEX举行的“2026年韩国半导体展”主旨演讲中表示，AI的发展速度“正以人类从未经历过的程度增长，快到无法用过去的速度来解释”。

在题为“AI时代存储技术的演进方向”的演讲中，安贤指出，大型科技企业对AI的投资仍在持续扩大。他预计，到2030年，AI基础设施的性能规模将达到今年的约19倍。他分析认为，AI技术效率的提升不仅能够降低成本，还将扩大应用范围并创造新的需求。

他特别指出，AI推理需求正随着任务复杂度、需要处理的上下文长度以及推理请求量同步增加。这些因素相互叠加，不仅推高了计算需求，也从结构上扩大了数据存储和传输所需的存储器需求。

在这一过程中，“键值（KV）缓存”的管理成为重要课题。KV缓存用于存储并重复利用AI此前处理过的词元信息，处理的上下文越长，所需的存储容量就越大。如果将大量数据分散存储在HBM、DRAM和固态硬盘（SSD）等不同层级中，层级之间的数据传输就会增加，进而导致性能下降和功耗上升。

安贤指出：“随着需要处理的数据不断增加，存储层级之间的数据传输变得越来越重要，解决数据传输瓶颈也因此至关重要。”他解释说，过去的主要问题是计算芯片与存储器之间的性能差距，如今则必须进一步优化不同存储层级之间的数据传输。

为应对这一挑战，SK海力士计划提升HBM的容量、带宽和能源效率，同时推进针对不同客户AI系统定制的“定制化HBM（CHBM）”研发。该方案将在基础裸片上集成存储控制器及客户所需的逻辑电路，根据AI系统的架构和用途优化功能。公司计划从明年推出CHBM4E开始，将相关产品推向市场。

安贤还将缩短计算芯片与存储器物理距离的“3D堆叠DRAM”列为下一代技术方向。该技术将在GPU、NPU等逻辑半导体上堆叠DRAM，使计算芯片能够就近获取所需数据。SK海力士希望借此提升大型AI模型的推理性能，并减少数据传输所消耗的能源。

针对不断增长的存储容量需求，公司将通过HBF加以应对。HBF是一种下一代存储技术，将HBM研发过程中积累的硅通孔（TSV）堆叠技术和高速输入输出技术应用于NAND闪存。其目标是在HBM与DRAM之间建立新的存储层级，同时提供高带宽和大容量。

SK海力士提出的HBF研发目标是：带宽达到同代HBM的约一半，容量则达到约10倍。通过将AI计算所需的大量数据存储在靠近计算芯片的位置，公司希望减轻访问DRAM和SSD的负担，从而提升整个系统的性能和能源效率。安贤表示，AI推理任务往往需要反复读取大量数据，这一特点使基于NAND闪存的HBF具有较高的适用性。

SK海力士还将推进标准化工作和合作伙伴协作，以促进新型存储技术的普及。安贤透露，除与闪迪合作外，公司还与DSP、XPU等企业合作，发布了HBF 0.7版规范，并计划于明年1月公布最终规范。此举旨在共同建立实现新存储层级所需的技术基础和产业生态。

安贤最后强调，随着AI模型成为系统设计的核心，必须加强合作，综合考虑不同任务所需的性能、容量和带宽。他还表示，SK海力士将与韩国国内企业在各自领域开展协作，以应对AI引发的技术与产业变革，并把握新的发展机遇。

李知善 记者